ОТКАЗОУСТОЙЧИВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Название	ОТКАЗОУСТОЙЧИВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
Разработчик (Авторы)	Рябцев Владимир Григорьевич, Волобуев Сергей Васильевич, Евдокимов Алексей Петрович, Меликов Алексей Владимирович
Вид объекта патентного права	Полезная модель
Регистрационный номер	186529
Дата регистрации	23.01.2019
Правообладатель	Федеральное государственное бюджетное образовательное учреждение высшего образования "Волгоградский государственный аграрный университет" (ФГБОУ ВО Волгоградский ГАУ)
Область применения (класс МПК)	G11C 29/12 (2006.01) G06F 11/07 (2006.01)
Медаль имени А.Нобеля

Описание изобретения

Полезная модель относится к области компьютерных систем, в частности, к отказоустойчивым запоминающим устройствам, позволяющим многократно восстанавливать работоспособность такой системы при возникновении отказов.

За прототип выбрано отказоустойчивое запоминающее устройство, содержащее: чипы памяти, каждый из которых содержит отдельные чип-модули памяти, съемно соединенные соответствующими разъемами модуля памяти, с шиной памяти, соединенной с контроллером памяти, центральный процессор и контроллер памяти, сконфигурированны для доступа к блокам чипов памяти в ответ на взаимодействие с центральным процессором и определение отказоустойчивого массива памяти с блоками чипов памяти, причем каждый модуль микросхемы памяти сохраняет первые данные, представленные вторыми данными, сохраненными другим чипом памяти единицы, упомянутый контроллер памяти, выполненный с возможностью исправлять поврежденные первые данные, извлеченные из блока микросхемы памяти, с использованием кода коррекции ошибок, связанного с извлеченными данными, и когда извлеченные первые данные из упомянутого модуля чипа памяти не могут быть исправлены с помощью упомянутого кода исправления ошибок, восстановление упомянутых первых сохраненных данных в упомянутом блоке чипа памяти путем замены упомянутыми вторыми данными. (Патент №US 6223301 опубл. 24.04.2001).

Недостатком известного технического решения, препятствующим достижению заявленного технического результата является:

- невозможность восстановления работоспособности компьютерной системы при отказах основного модуля памяти и модуля, хранящего зеркальные данные.

Техническая проблема - выход из строя всей компьютерной системы при отказах основного модуля памяти и модуля, хранящего зеркальные данные.

Технический результат - возможность восстановления работоспособности компьютерной системы при отказе основного модуля за счет переключения в рабочий режим модуля памяти, работающего в режиме зеркального отображения данных и восстановление работоспособности отказавшего модуля.

Технический результат достигается отказоустойчивым запоминающим устройством, содержащим центральный процессор, контроллер памяти, модули память, отличающимся тем, что содержит три модуля памяти, каждый из которых дополнительно содержит основной и запасной массивы запоминающих ячеек, контроллер самотестирования, генераторы кодов адреса и данных, мультиплексоры кодов операций, адресов и данных, компаратор, шину входов/выходов, имеющую шесть выходов и три входа, реконфигураторы входных и выходных данных, блок восстановления работоспособности, при этом к первам, вторым, третьим и четвертым входам/выходам контроллера памяти подключены входы/выходы центрального процессора, входы/выходы первого, второго и третьего модуля памяти соответственно, первые, вторые и третьи выходы контроллера самотестирования подключены к первым входам мультиплексора кода операций, генератора кода адреса и генератора кода данных соответственно, первый, второй, третий входы контроллера самотестирования подключены к первым, вторым и третьим выходам шины входов/выходов соответственно, вторые входы мультиплексоров кодов операций, адреса и данных подключены к четвертым, пятым и шестым выходам шины входов/выходов соответственно, выходы мультиплексоров кода операции и кода адреса подключены к первым и вторым входам основного и запасного массивов запоминающих ячеек соответственно, выходы генератора кода адреса подключены к первым входам мультиплексора кодов адреса, выходы генератора кода данных подключены к первым входам мультиплексора кода данных и первых входов компаратора, вторые и третьи входы которого подключены к выходам основного и запасного массивов запоминающих ячеек соответственно, первый выход компаратора подключен к четвертому входу контроллера самотестирования и к входу шины входов/выходов, реконфигуратор выходных данных подключен к входу шины входов/выходов, первые и вторые входы реконфигуратора выходных данных подключены к выходам основного и запасного массивов запоминающих ячеек соответственно, первые выходы блока восстановления работоспособности подключены к третьим входам реконфигуратора выходных данных и первых входов реконфигуратора входных данных, выходы которого подключены к третьим входам запасного массива запоминающих ячеек, выходы мультиплексора кода данных подключены к вторым входам реконфигуратора входных данных, вторые выходы компаратора подключены к первым входам блока восстановления работоспособности, четвертые входы компаратора подключены к четвертым выходам контроллера самотестирования, пятый выход которого подключен к второму входу блока восстановления работоспособности, второй выход которого подключен к входу шины входов/выходов.

Существенными признаками, влияющими на заявленный технический результат, являются:

- дополнительное содержание трех модулей памяти;

- дополнительное содержание основного массива запоминающих ячеек;

- дополнительное содержание запасного массива запоминающих ячеек;

- дополнительное содержание контроллера самотестирования;

- дополнительное содержание генератора кодов адреса;

- дополнительное содержание генератора кодов данных;

- дополнительное содержание мультиплексора кодов операций;

- дополнительное содержание мультиплексора кодов адресов;

- дополнительное содержание мультиплексора кодов данных;

- дополнительное содержание компаратора;

- дополнительное содержание шины входов/выходов, имеющую шесть выходов и три входа;

- дополнительное содержание реконфигуратора входных данных;

- дополнительное содержание реконфигуратора выходных данных;

дополнительное содержание блока восстановления работоспособности.

Дополнительное содержание трех модулей памяти позволяет изменять режимы их работы в зависимости от их текущих состояний.

Дополнительное содержание основного массива запоминающих ячеек обеспечивает запись, считывание и хранение данных.

Дополнительное содержание запасного массива запоминающих ячеек обеспечивает замещение отказавших разрядов данных основного массива запоминающих ячеек.

Дополнительное содержание контроллера самотестирования обеспечивает встроенное самотестирование массивов запоминающих ячеек.

Дополнительное содержание генератора кодов адреса обеспечивает формирование кодов адреса запоминающих ячеек в режиме самотестирования.

Дополнительное содержание генератора кодов данных обеспечивает формирование кодов данных в режиме тестового диагностирования.

Дополнительное содержание мультиплексора кодов операций обеспечивает переключение кодов операций от компьютерной системы или от средств встроенного самотестирования.

Дополнительное содержание мультиплексора кодов адресов обеспечивает переключение кодов адреса от компьютерной системы или от средств встроенного самотестирования.

Дополнительное содержание мультиплексора кодов данных переключение кодов данных от компьютерной системы или от средств встроенного самотестирования.

Дополнительное содержание компаратора обеспечивает сравнение кодов считываемых и эталонных данных при выполнении самотестирования модуля памяти.

Дополнительное содержание шины входов/выходов, имеющую шесть выходов и три входа обеспечивает сопряжение модуля памяти с контроллером памяти.

Дополнительное содержание реконфигуратора входных данных обеспечивает переключение кодов данных с входов разрядов основного массива запоминающих ячеек, в которых зафиксированы отказы, на входы данных запасного массива запоминающих ячеек.

Дополнительное содержание реконфигуратора выходных данных обеспечивает переключение кодов данных с выходов запасного массива запоминающих ячеек на выходы тех разрядов основного массива запоминающих ячеек, в которых произошли отказы.

Дополнительное содержание блока восстановления работоспособности обеспечивает подсчет количества зафиксированных отказов и идентификацию позиций разрядов данных, в которых обнаружены отказы.

Полезная: модель поясняется чертежами.

На фигуре 1 показана структурная схема отказоустойчивого запоминающего устройства и подключение его к центральному процессору.

На фигуре 2 показана структурная схема модуля памяти с встроенными средствами самотестирования и восстановления работоспособности.

Отказоустойчивое запоминающее устройство содержит: центральный процессор 1, контроллер памяти 2, модули память 3, отличающийся тем, что содержит три модуля памяти 3, каждый из которых дополнительно содержит основной 4 и запасной 5 массивы запоминающих ячеек, контроллер самотестирования 6, генераторы кодов адреса 7 и данных 8, мультиплексоры кодов операций 9, адресов 10 и данных 11, компаратор 12, шину входов/выходов 13, имеющую шесть выходов 14, 15, 16, 17, 18, 19 и три входа 20, 21, 22, реконфигураторы входных 23 и выходных 24 данных, блок восстановления работоспособности 25

Пример конкретного выполнения.

Пример.

По командам центрального процессора 1 и контроллера памяти 2 модули памяти 3 переключаются в следующие режимы: первый модуль памяти 3 - в рабочий режим, второй модуль памяти 3 - в режим зеркального отображения, третий модуль памяти 3 - в режим самотестирования. Три модуля памяти 3 содержат средства функционального диагностирования, обеспечивающих контроль считанных данных по паритету.

Первый модуль памяти 3 применяется в рабочем режиме для выполнения вычислительного процесса компьютерной системы. Во втором модуле памяти 3 зеркально отображаются коды программы и данных вычислительного процесса, аналогичных программе и данным первого модуля памяти 3. В третьем модуле памяти 3 выполняется встроенное самотестирование основного 4 и запасного 5 массивов запоминающих ячеек при помощи встроенных средств: контроллера самотестирования 6, генератора кода адреса 7, генератора кода данных 8, мультиплексора кода операций 9, мультиплексора кода адреса 10, мультиплексора кода данных 11 и компаратора 12.

Если в третьем модуле памяти 3 будет зафиксирован отказ, то на выходе компаратора 12 сформируется сигнал высокого уровня, который поступает на вход контроллера самотестирования 6. Третий модуль памяти 3 переключается в режим восстановления работоспособности. В данном режиме при помощи блока восстановления работоспособности 22, реконфигуратора входных данных 23 и реконфигуратора выходных данных 24 происходит замена отказавших основных запоминающих ячеек 4 на запоминающие ячейки запасного массива 5.

Если количество зафиксированных отказов третьего модуля памяти 3 меньше числа определенного количеством запоминающих ячеек запасного массива 5, то работоспособность данного модуля памяти 3 восстанавливается, иначе на выходе блока восстановления работоспособности 25 формируется сигнал фатальной ошибки и передается на вход 22 шины входов/выходов 13.

При обнаружении отказа в первом модуле памяти 3 средствами функционального диагностирования контроллер памяти 2 переключает второй модуль памяти 3 в рабочий режим, третий модуль памяти 3 - в режим зеркального отображения данных, а первый модуль памяти 3 - в режим встроенного самотестирования и восстановления работоспособности.

Если средствами функционального диагностирования зафиксирован отказ в модуле памяти 3, который работает в режиме зеркального отображения данных, то данный модуль памяти 3 переключается контроллером памяти 2 в режим встроенного самотестирования и восстановления работоспособности при помощи встроенных в него средств. При этом третий модуль памяти 3 переключается в режим зеркального отображения данных. Таким образом, контроллер памяти 2 устанавливает очередность смены режимов модулей памяти 3, что обеспечивает повышение надежности компьютерной системы за счет применения отказоустойчивого запоминающего устройтсва.

Таким образом, заявленное отказоустойчивое запоминающее устройство, обеспечивает возможность восстановления работоспособности компьютерной системы при отказе основного модуля за счет переключения в рабочий режим модуля памяти, работающего в режиме зеркального отображения данных и восстановление работоспособности отказавшего модуля.

Формула полезной модели

Отказоустойчивое запоминающее устройство, содержащее центральный процессор, контроллер памяти, модули памяти, отличающееся тем, что содержит три модуля памяти, каждый из которых дополнительно содержит основной и запасной массивы запоминающих ячеек, контроллер самотестирования, генераторы кодов адреса и данных, мультиплексоры кодов операций, адресов и данных, компаратор, шину входов/выходов, имеющую шесть выходов и три входа, реконфигураторы входных и выходных данных, блок восстановления работоспособности, при этом к первым, вторым, третьим и четвертым входам/выходам контроллера памяти подключены входы/выходы центрального процессора, входы/выходы первого, второго и третьего модуля памяти соответственно, первые, вторые и третьи выходы контроллера самотестирования подключены к первым входам мультиплексора кода операций, генератора кода адреса и генератора кода данных соответственно, первый, второй, третий входы контроллера самотестирования подключены к первым, вторым и третьим выходам шины входов/выходов соответственно, вторые входы мультиплексоров кодов операций, адреса и данных подключены к четвертым, пятым и шестым выходам шины входов/выходов соответственно, выходы мультиплексоров кода операции и кода адреса подключены к первым и вторым входам основного и запасного массивов запоминающих ячеек соответственно, выходы генератора кода адреса подключены к первым входам мультиплексора кодов адреса, выходы генератора кода данных подключены к первым входам мультиплексора кода данных и первых входов компаратора, вторые и третьи входы которого подключены к выходам основного и запасного массивов запоминающих ячеек соответственно, первый выход компаратора подключен к четвертому входу контроллера самотестирования и к входу шины входов/выходов, реконфигуратор выходных данных подключен к входу шины входов/выходов, первые и вторые входы реконфигуратора выходных данных подключены к выходам основного и запасного массивов запоминающих ячеек соответственно, первые выходы блока восстановления работоспособности подключены к третьим входам реконфигуратора выходных данных и первых входов реконфигуратора входных данных, выходы которого подключены к третьим входам запасного массива запоминающих ячеек, выходы мультиплексора кода данных подключены к вторым входам реконфигуратора входных данных, вторые выходы компаратора подключены к первым входам блока восстановления работоспособности, четвертые входы компаратора подключены к четвертым выходам контроллера самотестирования, пятый выход которого подключен к второму входу блока восстановления работоспособности, второй выход которого подключен к входу шины входов/выходов.

Изобретение "ОТКАЗОУСТОЙЧИВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО" (Рябцев Владимир Григорьевич, Волобуев Сергей Васильевич, Евдокимов Алексей Петрович, Меликов Алексей Владимирович) отмечено юбилейной наградой (25 лет Российской Академии Естествознания)
Медаль Альфреда Нобеля

Оформление наградных документов и заказ каталога