Устройство для непрерывного контроля работоспособности системы электроснабжения автономного объекта

Название	Устройство для непрерывного контроля работоспособности системы электроснабжения автономного объекта
Разработчик (Авторы)	Титов Виктор Алексеевич, Слоботчиков Олег Николаевич, Гаврилов Леонид Петрович, Олейников Борис Иванович, Сыцевич Николай Федорович
Вид объекта патентного права	Изобретение
Регистрационный номер	2712425
Дата регистрации	28.01.2020
Правообладатель	Негосударственная автономная некоммерческая организация высшего образования "Институт мировых цивилизаций" (RU)
Область применения (класс МПК)	G06F 11/20 (2006.01)

Описание изобретения

Изобретение относится к автоматике и вычислительной техники и может быть использовано для непрерывного контроля работоспособности системы электроснабжения автономного объекта, присущих реальному процессу его функционирования - в условиях непрерывной динамики и постоянных изменений параметров внешних условий и с учетом влияющих факторов.

Задача изобретения - создать устройство, обеспечивающее непрерывный контроль работоспособности системы электроснабжения автономного объекта и выдачу сигнала об опасности для обслуживающего персонала.

Это решение достигается тем, что в устройство, содержащее датчики состояния объекта 1_j (j=1,…n), первые элементы И 2_j (j=1,…n), вторые элементы И 3_j (j=1,…n), третьи элементы И 4_j (j=1,…n), первый выход датчика 1_j (j=1,…n), подсоединен к первому входу первого элемента И 2_j (j=1,…n), второй выход датчика 1_j (j=1,…n), подсоединен к первому входу второго элемента И 3_j (j=1,…n), третий выход датчика 1_j (j=1,…n), подсоединен к первому входу третьего элемента И 4_j (j=1,…n), введены первый элемент ИЛИ 5, второй элемент ИЛИ 6, третий элемент ИЛИ 7, первый счетчик 8, второй счетчик 9, третий счетчик 10, первый блок умножения 11, второй блок умножения 12, третий блок умножения 13, первый регистр 14, второй регистр 15, третий регистр 16, сумматор 17, первая схема сравнения 18, четвертый регистр 19, генератор тактовых импульсов 20, пятый регистр 21, четвертый элемент И 22, вторая схема сравнения 23, четвертый элемент ИЛИ 24, четвертый счетчик 25, дешифратор 26, первый элемент задержки 27, второй элемент задержки 28, третий элемент задержки 29, выход генератора тактовых импульсов 20 подсоединен к первому входу четвертого элемента И 22, второй вход которого подсоединен к входу 31 устройства, а выход - к первому входу четвертого счетчика 25, выход которого подсоединен к первому входу второй схемы сравнения 23 и к входу дешифратора 26, каждый выход которого подсоединен к управляющему входу первого элемента И 2_j (j=1,…n), к управляющему входу второго элемента И 3_j (j=1,…n), к управляющему входу третьего элемента И 4_j (j=1,…n), выход которого подсоединен к одноименному входу первого элемента ИЛИ 5, выход которого подсоединен к первому входу первого счетчика 8, выход которого подсоединен к первому входу первого блока умножения 11, второй вход которого подсоединен к выходу первого регистра 14, а выход подсоединен к одноименному входу сумматора 17, выход второго элемента И 3_j (j=1,…n) подсоединен к одноименному входу второго элемента ИЛИ 6, выход которого подсоединен к первому входу второго счетчика 9, выход которого подсоединен к первому входу второго блока умножения 12, второй вход которого подсоединен к выходу второго регистра 15, а выход подсоединен к одноименному входу сумматора 17, выход первого элемента 2_j (j=1,…n) подсоединен к одноименному входу третьего элемента ИЛИ 7, выход которого подсоединен к первому входу третьего счетчика 10, выход которого подсоединен к первому входу третьего блока умножения 13, второй вход которого подсоединен к выходу третьего регистра 16, а выход подсоединен к одноименному входу сумматора 17, выход которого подсоединен к первому входу первой схемы сравнения 18, второй вход которой подсоединен к выходу четвертого регистра 19, выход первой схемы сравнения 18 является выходом 30 устройства, n-ый выход дешифратора 26 подсоединен к входу первого элемента задержки 27, выход которого подсоединен к управляющим входам блоков умножения первого 11, второго 12, третьего 13 и к входу второго элемента задержки 28, выход которого подсоединен к управляющему входу сумматора 17 и входу третьего элемента задержки 29, выход которого подсоединен к управляющим входам первой схемы сравнения 18, к входам сброса первого счетчика 8, второго счетчика 9, третьего счетчика 10, к первому входу четвертого элемента ИЛИ 24, второй вход которого подсоединен к выходу второй схемы сравнения 23, второй вход которой подсоединен к выходу пятого регистра 21, выход четвертого элемента ИЛИ 24 подсоединен к входу сброса в ноль четвертого счетчика 25.

Проведенный поиск в известной научно-технической литературе не выявил наличие подобных технических решений.

Сущность изобретения поясняется чертежом. Устройство для непрерывного контроля работоспособности системы электроснабжения автономного объекта (фиг. 1) содержит: датчики состояния объекта 1_j (j=1,…n), элементы И 2_j (j=1,…n), элементы И 3_j (j=1,…n), элементы И 4_j (j=1,…n), элементы ИЛИ 5, элементы ИЛИ 6, элементы ИЛИ 7, счетчик 8, счетчик 9, счетчик 10, блок умножения 11, блок умножения 12, блок умножения 13, регистр 14, регистр 15, регистр 16, сумматор 17, схема сравнения, 18, регистр 19, генератор тактовых импульсов 20, регистр 21, элемент И 22, схема сравнения 23, элемент ИЛИ 24, счетчик 25, дешифратор 26, элемент задержки 27, элемент задержки 28, элемент задержки 29, выход 30, вход 31.

В исходном состоянии счетчики 8, 9, 10, 25, сумматор 17 находятся в нулевом состоянии. На регистрах 14, 15 и 16 хранятся коды коэффициентов весов значимости показателей состояния элементов энерговооруженности системы. На регистре 21 хранится код числа n - число датчиков системы электроснабжения. На регистре 19 хранится код допустимого показателя состояния энерговооруженности системы. Входы установки из-за громоздкости чертежа не показаны.

После подачи пускового сигнала по входу 31 на управляющий вход элемента И 22 импульсы с выхода генератора 20 через открытый элемент И 22 начинают поступать на вход счетчика 25, с выхода которого код поступает на первый вход схемы сравнения 23 и на вход дешифратора 26. Каждый выход дешифратора 26 подсоединен к управляющим входам элементов И 2_j (j=1,…n), И 3_j (j=1,…n), И 4_j (j=1,…n).

Импульс с выхода элемента И 2_j (j=1,…n) через элемент ИЛИ 7 поступает на вход счетчика 10, импульс с выхода элемента И 3_j (j=1,…n) через элемент ИЛИ 6 поступает на вход счетчика 9, импульс с выхода элемента И 4_j (j=1,…n) через элемент ИЛИ 5 поступает на вход счетчика 8.

Кроме того, сигнал с последнего выхода дешифратора 26 поступает на вход элемента задержки 27, который задерживает сигнал на время надежного срабатывания элементов И 4, ИЛИ 5 и счетчика 8.

Код с выхода счетчика 8 поступает на первый вход блока умножения 11, на второй вход которого поступает код с выхода регистра 14, результат умножения с выхода блока 11 поступает на первый вход сумматора 17. Код с выхода счетчика 9 поступает на первый вход блока умножения 12, на второй вход которого поступает код с выхода регистра 15, результат умножения с выхода блока 12 поступает на второй вход сумматора 17. Код с выхода счетчика 10 поступает на первый вход блока умножения 13, на второй вход которого поступает код с выхода регистра 16, результат умножения с выхода блока 13 поступает на третий вход сумматора 17.

Сигнал с выхода элемента задержки 27 поступает на вход элемента задержки 28 и на управляющие входы блоков умножения 11, 12 и 13. Элемент задержки 28 задерживает сигнал на время надежного срабатывания блока умножения 11. Сигнал с выхода элемента задержки 28 поступает на вход элемента задержки 29 и на управляющий вход сумматора 17.

Код с выхода сумматора 17 поступает на первый вход схемы сравнения 18, на второй вход которого поступает код с выхода регистра 19. В случае превышения кода на выходе сумматора 17 над кодом с выхода регистра 19 на выходе схемы сравнения 18 появляется сигнал тревоги, который поступает на выход 30 устройства.

При достижении счетчиком 25 числа n на выходе схемы сравнения 23 появляется единичный сигнал, который через элемент ИЛИ 24 сбрасывает в ноль счетчик 25.

Сигнал с выхода элемента задержки 29 поступает на управляющий вход схемы сравнения 18, входы сброса в ноль счетчиков 8, 9, 10 и через элемент ИЛИ 24 на вход сброса в ноль счетчика 25.

Частота сигналов генератора 20 выбирается с учетом последовательности надежного срабатывания элемента И 22, счетчика 25, дешифратора 26, элементов И 4, ИЛИ 5, счетчика 8, блока умножения 11, сумматора 17, схемы сравнения 18, элемента ИЛИ 24.

Предлагаемое устройство для непрерывного контроля работоспособности системы электроснабжения автономного объекта (элементы 1-29, см. фиг. 1) может быть построено на известных стандартных микросхемах, выпускаемых отечественной промышленностью.

Таким образом, технический результат заявленного изобретения достигается при помощи технических средств (блоков и элементов), упомянутых в описании работы устройства.

Данное устройство обеспечивает непрерывный контроль в условиях, присущих реальному процессу его функционирования - в условиях непрерывной динамики и постоянных изменений параметров внешних условий и с учетом влияющих факторов, что существенно расширяет область применения устройства.

Литература

1. SU №1617675, 1990.

Формула изобретения

Устройство для непрерывного контроля работоспособности системы электроснабжения автономного объекта, содержащее датчики состояния объекта 1_j (j=1,…n), первые элементы И 2_j (j=1,…n), вторые элементы И 3_j (j=1,…n), третьи элементы И 4_j (j=1,…n), первый выход датчика 1_j (j=1,…n) подсоединен к первому входу первого элемента И 2_j (j=1,…n), второй выход датчика 1_j (j=1,…n) подсоединен к первому входу второго элемента И 3_j (j=1,…n), третий выход датчика 1_j (j=1,…n) подсоединен к первому входу третьего элемента И 4_j (j=1,…n), отличающееся тем, что в него дополнительно введены первый элемент ИЛИ 5, второй элемент ИЛИ 6, третий элемент ИЛИ 7, первый счетчик 8, второй счетчик 9, третий счетчик 10, первый блок умножения 11, второй блок умножения 12, третий блок умножения 13, первый регистр 14, второй регистр 15, третий регистр 16, сумматор 17, первая схема сравнения 18, четвертый регистр 19, генератор тактовых импульсов 20, пятый регистр 21, четвертый элемент И 22, вторая схема сравнения 23, четвертый элемент ИЛИ 24, четвертый счетчик 25, дешифратор 26, первый элемент задержки 27, второй элемент задержки 28, третий элемент задержки 29, выход генератора тактовых импульсов 20 подсоединен к первому входу четвертого элемента И 22, второй вход которого подсоединен к входу 31 устройства, а выход - к первому входу четвертого счетчика 25, выход которого подсоединен к первому входу второй схемы сравнения 23 и к входу дешифратора 26, каждый выход которого подсоединен к управляющему входу первого элемента И 2_j (j=1,…n), к управляющему входу второго элемента И 3_j (j=1,…n), к управляющему входу третьего элемента И 4_j (j=1,…n), выход которого подсоединен к одноименному входу первого элемента ИЛИ 5, выход которого подсоединен к первому входу первого счетчика 8, выход которого подсоединен к первому входу первого блока умножения 11, второй вход которого подсоединен к выходу первого регистра 14, а выход подсоединен к одноименному входу сумматора 17, выход второго элемента И 3_j (j=1,…n) подсоединен к одноименному входу второго элемента ИЛИ 6, выход которого подсоединен к первому входу второго счетчика 9, выход которого подсоединен к первому входу второго блока умножения 12, второй вход которого подсоединен к выходу второго регистра 15, а выход подсоединен к одноименному входу сумматора 17, выход первого элемента И 2_j (j=1,…n) подсоединен к одноименному входу третьего элемента ИЛИ 7, выход которого подсоединен к первому входу третьего счетчика 10, выход которого подсоединен к первому входу третьего блока умножения 13, второй вход которого подсоединен к выходу третьего регистра 16, а выход подсоединен к одноименному входу сумматора 17, выход которого подсоединен к первому входу первой схемы сравнения 18, второй вход которой подсоединен к выходу четвертого регистра 19, выход первой схемы сравнения 18 является выходом 30 устройства, n-й выход дешифратора 26 подсоединен к входу первого элемента задержки 27, выход которого подсоединен к управляющим входам первого 11, второго 12, третьего 13 блоков умножения и к входу второго элемента задержки 28, выход которого подсоединен к управляющему входу сумматора 17 и входу третьего элемента задержки 29, выход которого подсоединен к управляющим входам первой схемы сравнения 18, к входам сброса первого счетчика 8, второго счетчика 9, третьего счетчика 10, к первому входу четвертого элемента ИЛИ 24, второй вход которого подсоединен к выходу второй схемы сравнения 23, второй вход которой подсоединен к выходу пятого регистра 21, выход четвертого элемента ИЛИ 24 подсоединен к входу сброса в ноль четвертого счетчика 25.

Изобретение "Устройство для непрерывного контроля работоспособности системы электроснабжения автономного объекта" (Титов Виктор Алексеевич, Слоботчиков Олег Николаевич, Гаврилов Леонид Петрович, Олейников Борис Иванович, Сыцевич Николай Федорович) отмечено юбилейной наградой (25 лет Российской Академии Естествознания)
Медаль Альфреда Нобеля

Оформление наградных документов и заказ каталога