Название | УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ДВУХКАНАЛЬНЫХ ПРЕОБРАЗОВАТЕЛЕЙ |
---|---|
Разработчик (Авторы) | Бурлака А.И., Макаров Д.В., Карпов В.В., Рожнов А.В. |
Вид объекта патентного права | Изобретение |
Регистрационный номер | 2530222 |
Дата регистрации | 12.02.2013 |
Правообладатель | Российская Федерация, от имени которой выступает Министерство обороны РФ, ФГКВОУ ВПО Военная академия Ракетных войск стратегического назначения имени Петра Великого МО РФ |
Изобретение относится к средствам моделирования и оценивания факторов, затрудняющих восприятие информации операторами сложных технических систем. Технический результат заключается в обеспечении предобработки информации в ситуациях сложного (произвольного) воздействия на моделируемый объект дестабилизирующих факторов посредством применения однотипных фрагментов оснащаемого интеллектуального стенда. Устройство использует многоканальную матричную структуру с обратной связью, устройства для контроля и линеаризации передаточных характеристик многоканальных преобразователей для указанных исследовательских задач и экспериментов. В устройство введены блок управления, генератор многомерных последовательностей, блоки сопряжения, коммутации, сравнения, памяти, счетчик числа переключений субблока выявления неисправностей.
Формула изобретения
Устройство для моделирования двухканальных преобразователей, содержащее генератор многомерных последовательностей, блок управления, блок памяти, блок контроля и линеаризации передаточных характеристик многоканальных преобразователей, отличающееся тем, что в устройство дополнительно введены блок управления 1, блок сопряжения 3, блок коммутации 4, блок сравнения 5, блоки контроля и линеаризации передаточных характеристик многоканальных преобразователей 6 и 7, счетчики 8 и 9, блок памяти 10, блок управления 1, имеющий четыре выхода, выход 1 блока управления 1 подключен к входу 1 блока коммутации 4, выход 2 блока управления 1 подключен к входу генератора многомерных последовательностей 2, выход 3 блока управления 1 подключен к входу 1 счетчика 8, выход 4 блока управления 1 подключен к входу 1 счетчика 9, генератор многомерных последовательностей 2, выполненный в виде многоканального устройства матричной структуры с обратной связью, имеющий управляющий вход и 2n информационных выходов, информационные выходы которого соответствуют входам блока сопряжения 3, блок сопряжения 3, имеющий 2n входов и выход, входы которого соответствуют информационным выходам генератора многомерных последовательностей 2, выход которого подключен к входу 4 блока коммутации 4, блок коммутации 4, имеющий управляющий вход 1, три информационных входа 2, 3, 4 и два выхода, управляющий вход 1 блока коммутации 4 подключен к выходу 1 блока управления 1, информационные входы 2 и 3 блока коммутации 4 соответствуют исследуемым внешним информационным каналам, информационный вход 4 блока коммутации 4 подключен к выходу блока сопряжения 3, выход 1 блока коммутации 4 подключен к входу 1 блока сравнения 5 и к входу блока контроля и линеаризации передаточных характеристик 6, выход 2 блока коммутации 4 подключен к входу 2 блока сравнения 5 и к входу блока контроля и линеаризации передаточных характеристик 7, блок сравнения 5, имеющий два входа и выход, вход 1 блока сравнения 5 подключен к выходу 1 блока коммутации 4, вход 2 блока сравнения 5 подключен к выходу 2 блока коммутации 4, выход блока сравнения 5 подключен к входу 2 блока памяти 10, блоки контроля и линеаризации передаточных характеристик 6 и 7, имеющие каждый вход и выход, входы которых соответственно соединены с выходами 1 и 2 блока коммутации 4, выходы которых соответственно соединены с входами 2 счетчиков числа переключений 8 и 9, выход 2 соединен с соответствующим ему входом блока памяти 7, счетчик числа переключений 8, имеющий управляющий вход 1, информационный вход 2 и выход, управляющий вход 1 счетчика числа переключений 8 подключен к выходу 4 блока управления 1, информационный вход 2 подключен к выходу блока контроля и линеаризации передаточных характеристик 6, выход счетчика числа переключений 8 соединен с входом 1 блока памяти 10, счетчик числа переключений 9, имеющий управляющий вход 1, информационный вход 2 и выход, управляющий вход 1 счетчика числа переключений 9 подключен к выходу 3 блока управления 1, информационный вход 2 подключен к выходу блока контроля и линеаризации передаточных характеристик 7, выход счетчика числа переключений 9 соединен с входом 3 блока памяти 10, блок памяти 10, имеющий 3 входа, которые соответственно подключены к выходам счетчика числа переключений 8, блока сравнения 5, счетчика числа переключений 9.